AMD deelt meer details over de tweede generatie 3D V-Cache met een bandbreedte van 2,5 TB/s

AMD heeft nieuwe details gedeeld over zijn tweede generatie 3D V-Cache, die wordt gebruikt in de nieuwe Ryzen 7000X3D-processors. Volgens het bedrijf biedt de 3D-stacked cache bandbreedtes tot 2,5TB/s. De 3D V-Cache-chiplets worden ook geproduceerd op TSMC 7nm.

AMD deelt de details deels met Tom's Hardware en deels tijdens de International Solid-State Circuits Conference. Volgens het bedrijf biedt de 3D V-Cache van de tweede generatie een snelheidstoename van 25 procent ten opzichte van de eerste generatie, die bandbreedtes tot 2,0 TB/s behaalde. TSMC produceert de cache-chiplets van de tweede generatie opnieuw op '7nm' en plaatst de chiplets vervolgens bovenop een 5nm Zen 4-chiplet via TSMC SoIC. Tweakers schreef eerder een achtergrondverhaal over chiplets en besprak daarbij ook SoIC .

De tweede generatie 3D V-Cache is fysiek kleiner dan voorheen, met een oppervlakte van 36 mm² vergeleken met 41 mm² in de eerste generatie. De chiplets bieden wel een hogere transistordichtheid, hoewel ze niet op TSMC N5 worden geproduceerd, waardoor hetzelfde aantal transistors van 4,7 miljard behouden blijft.

AMD heeft de interconnects voor de 3D V-Cache-chiplet moeten aanpassen omdat de CPU-chiplet meer is geslonken. Hiervoor gebruikt het bedrijf, net als voorheen, doorgaande siliconen via's die de cache-chiplet en de Zen 4 CCD verticaal verbinden. In de eerste generatie bevonden deze TSV's zich volledig in de L3-regio van de CPU-chiplet. Nu deze chiplet met de Zen 4-architectuur echter is verkleind vanwege de verhuizing naar N5, is er enige overlap met de L2-cache. AMD moest de TSV's voor de voeding uitbreiden naar de L2-regio, terwijl de TSV's voor gegevensoverdracht volledig binnen de L3-regio bleven. AMD heeft het gebied hiervoor met 50 procent verkleind.

Het bedrijf toont ook diagrammen en foto's van zijn vernieuwde Ryzen 7000 desktop processor I/O, geïnterpreteerd door Twitter-gebruiker Locuza . Deze worden geproduceerd op TSMC N6. De I/O-chiplet heeft een oppervlak van 117,8 mm² en bevat 3,37 miljard transistors. Dit maakt hem iets kleiner dan de vorige I/O-chip uit de Ryzen 5000-serie, die werd geproduceerd op 12nm, maar hij bevat meer dan 60 procent meer transistors.

De nieuwe I/O die, in tegenstelling tot voorheen, onder andere een geïntegreerde Radeon GPU bevat. Het zit in het midden van de chiplet en beschikt over twee RDNA 2 cu's met in totaal 128 shaders. De I/O-chip bevat ook een geheugencontroller en twee DDR5-geheugeninterfaces van elk twee keer 40 bit, dus in totaal 160 bit. Hiervan is 32 bit gereserveerd voor ecc-ondersteuning. De chip heeft ook maximaal twee GMI2-interconnects die worden gebruikt om CPU-chiplets aan te sluiten op de I/O-chip.